2017年模擬電子技術(shù)論文

　　有些網(wǎng)友覺得中文學科論文難寫，可能是因為沒有思路，所以小編為大家?guī)砹讼嚓P(guān)的例文，希望能幫到大家!

　　模擬電子技術(shù)論文篇一

　　一、 設計任務：

　　設計并制作一個直流穩(wěn)壓電源。

　　二、 技術(shù)指標及要求：

　　1、 輸出電壓U0在7～9V之間連續(xù)可調(diào);

　　2、

　　3、 電壓調(diào)整率≤0.1%(輸入～220V，變化±10%，滿載);

　　4、

　　5、 波紋抑制比≥35dB(輸入～220V，滿載);

　　6、 有過流保護環(huán)節(jié)，在負載電流為600mA時實施動作。 負載調(diào)整率≤1%(輸入電壓～220V，空載到滿載); 最大輸出電流IoM=500mA;

　　三、 摘要：

　　本設計由七個模塊電路組成：變壓整流濾波電路，調(diào)整電路，過流保護電路，比較放大電路，基準電路，采樣電路，負載電路。采用分立元件串聯(lián)穩(wěn)壓電路結(jié)構(gòu)，使用了NPN晶體管，具有輸出電壓范圍寬，輸出電流大的特點。

　　四、 設計方案：

　　I. 采用模塊化思想，對整個電路以模塊為單位進行分析，計算與論證。

　　II. 串聯(lián)式穩(wěn)壓電源具有較寬的輸出電壓調(diào)節(jié)范圍，合理的選擇元器件可以達到較高的性能指標，如：電壓調(diào)整率、負載調(diào)整率、紋波抑制比等，但效率較低。 III. 針對設計指標及要求，應當選擇串聯(lián)式穩(wěn)壓電源。

　　五、 電路的設計：

　　I、變壓整流濾波電路的設計：

　　當輸入為Ui220V交流電壓時，首先通過變壓器降至UI20V左右交流

　　電壓。整流部分選用了全波橋式整流電路，輸出U0為25V直流電壓。Uo=1.414UI(1-T/4RLC)

　　通過調(diào)整T,RL,C可得UO需要的電壓。

　　本電路的目的在于從50Hz、220V的交流電壓中得到直流電壓。電路如下圖所示：

　　II、調(diào)整電路的設計：

　　在串聯(lián)型線性穩(wěn)壓電源中，調(diào)整管是核心元件，它的安全工作是電路正常工作的基礎。調(diào)整管選擇的一般原則：調(diào)整管T1的最大集電極電流Icm、集電極-發(fā)射極最大反向電壓BUceo、集電極最大功耗Pom應滿足以下要求： Icm≥1.5Iom(Iom為最大負載電流)

　　BUceo≥UiMax-UoMin

　　Pom≥1.5Icm(UiMax-UoMin)

　　當由于某種原因(如電網(wǎng)電壓波動或負載電壓的變化等)使輸出電壓Uo升高(降低)時，采樣電路將這一變化趨勢送到VT3的反相輸入端，并與同相輸入端Uz進行比較放大;VT3的、輸出電壓，即調(diào)整管VT1的基極電位降低(升高);因為電路采用射極輸出形式，所以輸出電壓Uo必然降低(升高)，從而使Uo得到穩(wěn)定。

　　(調(diào)整電路)

　　III.比較放大電路的設計：

　　E點的電壓會與Uz穩(wěn)壓二極管比較，當Ub的電壓高于Uce時管VT3(相關(guān)參數(shù)見下表1)就會導通進入采樣電路實現(xiàn)電壓在一定范圍的輸出。同時也可以實現(xiàn)對輸入電壓的篩選，使得輸出電壓能夠集中一個小范圍內(nèi)的波動。使用時要注意穩(wěn)壓二極管D1最小擊穿電流，否則會造成穩(wěn)壓管的損壞。

　　IV. 基準電路的設計：

　　該電路的基準電壓是由的穩(wěn)壓管提供的，穩(wěn)壓二極管的特點就是擊穿后，其兩端的電壓基本保持不變。 這樣，當把穩(wěn)壓管接入電路以后，若由于電源電壓發(fā)生波動，或其它原因造成電路中各點電壓變動時，負載兩端的電壓將基本保持不變。

　　V. 過流保護電路的設計：

　　為了防止短路或長期過載燒壞調(diào)整管，在直流穩(wěn)壓器中一般還設有短路保護和過載保護等電路。該電路由晶體管VT2、R1、R2等構(gòu)成過流保護電路，當電路處于正常工作狀態(tài)時，限流電阻R6、R3、R4上分得的電流幾乎為零，電路應滿足的要求：R2Iom-(R1/R1+R6)Uo≥Uth(Uth為VT2管的死區(qū)電壓),即

　　R2Iom-9(R1

　　/R1+R6)=Uth

　　過流保護電路)

　　VI. 采樣電路的設計：

　　R4,R5,Rp為采樣電阻，電阻R4和和靠近R4部分的Rp阻值為反饋電阻，通過移動滑片P可改變輸出電壓的大小，從而得到一系列符合實際需要的電壓，實現(xiàn)輸出電壓可調(diào)的作用。

　　(采樣電路原理圖)

　　VII.負載電路的設計：

　　選取合適的電阻RL作為負載。

　　VIII.原理圖如下：

　　六、 元件選擇及參數(shù)的計算

　　I.選用器材及測量儀表：

　　(1) 選用器材主要有：①BJT管、穩(wěn)壓二極管;②電阻若干(10、430、510、

　　1k、2k、2.7k、5.1k、8.2k、9.1k、10k)。

　　(2) 測量儀表主要有：①萬用表;②直流電壓表;③直流電流表;④晶體管毫伏

　　表。

　　II. 電阻的選取:

　　經(jīng)測定基準電壓Uz=5.4V，而Ube3=0.7V，所以Ub3=6.1V 當Rp抽頭打到最上面時：

　　Ub3=7(Rp+R5)/R4+Rp+R5 ①

　　當Rp抽頭打到最下面時：

　　Ub3=9R5/R4+Rp+R5 ② 由①、②聯(lián)立得，

　　R5=Rp7/2 (取Rp=1k) 所以 R5=3.5k,R4=660Ω

　　由R2Iom-(R1/R1+R6)U0=Uth=0.5V

　　取R2=10Ώ,又Iom=500mA，Uomin=7V,所以R1/R1+R6=4.5/7 取R1=5.1k,則R6≈2.8k

　　取R3=430Ω,Rc=2k，RL=1k，則由R4=1K∥2K=660Ω,R5=5.1k∥10k=3.5k 可知 分別選2k、5.1k電阻2個，10Ω、430Ω、1k、2.7k、10k電阻1個，1k電位器2個(Rp與RL)

　　由此得出的一系列阻值可用碳膜電阻得到，由于它是引線式電阻，方

　　便手工安裝及維修，而且也是引線電阻中價格最便宜的，如今多用在一些如電源、

　　適配器之類低價值的低端產(chǎn)品或早期設計的產(chǎn)品中。

　　碳膜電阻器具體特性如下：

　　【 工作溫度范圍：-55℃～+155℃ 精度：2% 5%

　　阻值范圍：1Ω～10MΩ 標稱阻值：E-96 極限電壓高 極好的長期穩(wěn)定性 價格低

　　III.穩(wěn)壓管的選擇：

　　選擇穩(wěn)壓管時應注意：流過穩(wěn)壓管的電流Iz不能過大，應使Iz≤Izmax，否則會超過穩(wěn)壓管的允許功耗，Iz也不能太小，應使Iz≥Izmin，否則不能穩(wěn)定輸出電壓，這樣使輸入電壓和負載電流的變化范圍都受到一定限制。根據(jù)設計需要應選擇2DW231型號的穩(wěn)壓管。

　　IV.晶體管的選擇：

　　根據(jù)該設計要求及上表數(shù)據(jù)，應選用3DG6、3DD15D型三極管，有關(guān)介紹 【3DG6(3DG100)硅三極管 [ 材料及極性 ] : SI-NPN [ Pcm： ] : 50W [ Ic： ] : 5A [ BVcbo： ] : 300V [ 封裝 ] : TO3 詳細說明：

　　品牌 紅訊 型號 3DD15D 類別 直插 結(jié)構(gòu) 合金型 封裝形式 TO 材料 鍺 極性 NPN型 電流容量 大功率 封裝材料 金屬封裝

　　供應3DD15D,3DD207D,3DD102D三極管詳細介紹：

　　3DD15D TO-3 NPN 200V 5A 50W

　　3DD207D TO-3 NPN 200V 5A 50W 3DD102D TO-3 NPN 200V 5A 50W

　　七、安裝調(diào)試

　　I.輸入與輸出電壓的測試，見下表：

　　II. 穩(wěn)壓系數(shù)Sr的測試：

　　對于任何穩(wěn)壓電路，均可以用穩(wěn)壓系數(shù)Sr來描述其穩(wěn)壓特性。Sr定義為負載一定時穩(wěn)壓電路輸出電壓相對變化量與其輸入電壓相對變化量之比，即 Sr=△U0/U0/△Ui/Ui

　　Sr表明電網(wǎng)電壓波動的影響，其值越小，電網(wǎng)電壓變化時輸出電壓的變化愈小。

　　八.結(jié)束語

　　整個電路本著簡單可靠，選用低價格通用元器件的原則完成了本設計任務，例如，晶體管均采用低價格的3DG6、3DD15D系列。設計具有較高的性價比，并簡單可靠。

　　但是，系統(tǒng)設計仍有值得改進的地方。例如，電路設計中對Ui與Uo精度考 慮較少，使測試數(shù)據(jù)精度有所下降等。

　　參考文獻

　　1 華成英，童詩白.模擬電子技術(shù)基.第四版.北京：高等教育出版社，2006 2 孫肖子等.實用電子電路手冊(模擬電路分冊).北京：高等教育出版社，1991 3 謝自美等.電子線路設計―實驗―測試.第二版.武漢：華中理工大學出版社， 2000

　　4 全國大學生電子設計競賽組委會編.第五屆全國大學生電子設計競賽獲獎 品精選(2001).北京：理工大學出版社，2000

　　5 http://www.maxim―ic.com.1―Wire 網(wǎng)絡可靠設計指南，2003 6 http://www.s2dev.vicp.net,電子精英網(wǎng)

　　7 http://www.avrw.com/2/Article―Show.asp? Article ID=2007,綜合電子開 發(fā)網(wǎng)

　　8 SOLID STATEOPTRONICS Solid State Relays vs. Electromechanical Relays Application.Note040. http://www.ssousa.com/pdf/an 040.pdf,2001

　　模擬電子技術(shù)論文篇二

　　集成運放轉(zhuǎn)換速率對模擬電路性能的影響

　　摘要：

　　實際運放的性能并沒有我們在理論分析中的那樣理想，這往往會使很多問題的實際解答與理論分析有一定的差異，本文以集成運放的轉(zhuǎn)換速率為例對這一現(xiàn)象進行分析與探討。

　　一、 研究背景

　　1、 想法的來源

　　通過學習我們知道實際集成運放有很多參數(shù)和指標，而轉(zhuǎn)換速率正是其中之一，而在集成運放的種類中又有一種高速型運放，因此我們可以猜想集成運放的轉(zhuǎn)換速率對本身性能有十分重要的影響，因此我選擇了這個課題進行研究

　　2、 轉(zhuǎn)換速率的概念(摘自課本)

　　轉(zhuǎn)換速率SR是在大信號作用下輸出電壓在單位時間變化量的最大值，即

　　𝑑𝑢𝑂𝑆𝑅=| 𝐼𝑚𝑎𝑥

　　SR表示集成運放對信號變化速度的適應能力，是衡量運放在大幅值信號作用時工作速度的參數(shù)，常用每微秒輸出電壓變化多少伏來表示。當輸入信號變化斜率的絕對值小于SR時，輸出電壓才能按線性規(guī)律變化。信號幅值愈大、頻率愈高，要求集成運放的SR也就愈大。

　　二、 研究電路與分析

　　1、 研究電路——多諧振蕩電路

　　由于集成運放轉(zhuǎn)換速率的需求值與信號幅值及頻率有關(guān)，因此我們應該選擇一個信號幅值和頻率均有一定數(shù)值的電路，恰巧剛剛完成的電子電路實驗中的多諧振蕩電路基本符合條件，因此我們就以此為例對該問題進行研究

　　不過，為了進行對比研究，我們均使用集成運放741，并且控制其它參數(shù)不變，而只對SR進行改變。

　　仿真電路圖如下，其中運放U1與電阻R1、R2等組成同相輸入的滯回比較器，電阻R3與穩(wěn)壓管D1、D2組成輸出限幅電路。運放U2與R4、C構(gòu)成積分電路，其輸出電壓VO2反饋至滯回比較器的輸入端，形成閉環(huán)，使電路產(chǎn)生自激振蕩。其中，滯回比較器輸出VO1為方波，積分電路輸出VO2為三角波。

　　2、 理論計算

　　電路的振蕩頻率，輸出電壓𝑉𝑂1和𝑉𝑂2的幅度分別為

　　Vo1=2UZ=12V

　　R2Vo2=2UZ=6V 1

　　𝑓=

　　3、 仿真測試

　　先使用741的默認參數(shù)，此時SR為0.5V/μs，可得𝑉𝑂1和𝑉𝑂2的波形如下：R1=2500Hz 24

　　結(jié)合圖可以知道𝑉𝑂𝑚1=6.544𝑉，𝑉𝑂𝑚2=3.909𝑉，𝑓0≈1960Hz

　　而如果將SR的大小調(diào)為0.005 V/μs，可以看出波形與上面基本沒有差異(圖略)

　　，

　　不過相關(guān)的結(jié)果卻變?yōu)?#119881;𝑂𝑚1=6.544𝑉，𝑉𝑂𝑚2=3.909𝑉，𝑓0≈1934Hz

　　而將SR調(diào)到50 V/μs，結(jié)果變?yōu)?#119881;𝑂𝑚1=6.544𝑉，𝑉𝑂𝑚2=3.909𝑉，𝑓0≈1969Hz 由此，我們可以看出，集成運放的轉(zhuǎn)換速率對電路的性能的確有一定影響(具體分析見下文)

　　4、 誤差分析

　　由于當一個穩(wěn)壓管工作在穩(wěn)壓狀態(tài)時，另一個穩(wěn)壓管導通，其上存在一定的管壓降，使仿真得到的𝑉 1值較理論計算值大。下面著重解釋𝑉 2大于𝑉 (𝑉 1的二分之一)及𝑓0較理論計算值偏小的原因。

　　由于實際集成運放的轉(zhuǎn)換速率并非無窮大，當𝑉𝑂2增大到𝑉 =3V時(下圖中游標1處),𝑉𝑂1并不會立即從−𝑉 跳變至𝑉 ，而是需要一定的轉(zhuǎn)換時間。在𝑉𝑂1增大但仍小于0的過程中，𝑉𝑂2將繼續(xù)對𝑉𝑂1反向積分而增大(但不再是線性增大)，直到𝑉𝑂1=0時(下圖中游標2處)，𝑉𝑂2斜率為0，達到峰值，這就使𝑉 2大于𝑉 。

　　另一方面，由于𝑉𝑂1跳變需要一定的時間，而這段時間在理論計算時并未考慮，這便使仿真得到的周期大于理論計算值，從而使𝑓0較理論計算值偏小。

　　由此，我們就可以得到在本電路中，集成運放轉(zhuǎn)換速率對本電路相關(guān)測量值(實際上僅為振蕩頻率)的影響的原因，即在電路電壓跳變時，由于運放具有一定的轉(zhuǎn)換速率(不為無窮大)，使得轉(zhuǎn)換需要時間，從而使周期變大，頻率變小。而這也可以解釋我們在仿真中觀察到的現(xiàn)象：運放的SR越大，電路的振蕩頻率越大。

　　同時，我們這個結(jié)論還可以有一個佐證，就是與上面的圖的對比，如果我們觀察SR為50時的跳變圖(如下)，我們可以發(fā)現(xiàn)𝑉𝑂1的轉(zhuǎn)換并不是像上面分成三段，而是一段平滑的直線，這說明整個轉(zhuǎn)換過程都很穩(wěn)定，不會出現(xiàn)過多的時間，從而從另一個方面說明了SR

　　對轉(zhuǎn)換過程的影響。

　　三、 結(jié)論

　　1、 在多諧振蕩電路中，運放的轉(zhuǎn)換速率越大，振蕩頻率越大

　　2、 運放的轉(zhuǎn)換速率對電路的影響主要表現(xiàn)在電路的物理量變化過程中，尤其是突變過

　　程中

　　四、 參考文獻

　　1、《模擬電子技術(shù)基礎》(第四版) 華成英 童詩白主編 高等教育出版社，2006

　　2、《電子電路實驗》 高文煥等 清華大學出版社，2008