聯(lián)想bios內(nèi)存條怎么設(shè)置

　　內(nèi)存(Memory)被稱為內(nèi)存儲(chǔ)器，其作用是用于暫時(shí)存放CPU中的運(yùn)算數(shù)據(jù)，以及與硬盤等外部存儲(chǔ)器交換的數(shù)據(jù)。那么聯(lián)想bios內(nèi)存條怎么設(shè)置?下面是學(xué)習(xí)啦小編給大家整理的一些相關(guān)信息，希望對(duì)大家有幫助!

　　聯(lián)想bios內(nèi)存條怎么設(shè)置

　　FSB與內(nèi)存頻率的關(guān)系

　　首先請(qǐng)大家看看FSB(Front Side Bus：前端總線)和內(nèi)存比率與內(nèi)存實(shí)際運(yùn)行頻率的關(guān)系。 FSB/MEM比率 實(shí)際運(yùn)行頻率 1/1 200MHz 1/2 100MHz 2/3 133MHz 3/4 150MHz 3/05 120MHz 5/6 166MHz 7/10 140MHz 9/10 180MHz

　　對(duì)于大多數(shù)玩家來(lái)說(shuō)，F(xiàn)SB和內(nèi)存同步，即1:1是使性能最佳的選擇。而其他的設(shè)置都是異步的。同步后，內(nèi)存的實(shí)際運(yùn)行頻率是FSBx2，所 以，DDR400的內(nèi)存和200MHz的FSB正好同步。如果你的FSB為240MHz，則同步后，內(nèi)存的實(shí)際運(yùn)行頻率為240MHz x 2 = 480MHz。FSB與不同速度的DDR內(nèi)存之間正確的設(shè)置關(guān)系

　　強(qiáng)烈建議采用1：1的FSB與內(nèi)存同步的設(shè)置，這樣可以完全發(fā)揮內(nèi)存帶寬的優(yōu)勢(shì)。內(nèi)存時(shí)序設(shè)置

　　內(nèi)存參數(shù)的設(shè)置正確與否，將極大地影響系統(tǒng)的整體性能。下面我們將針對(duì)內(nèi)存關(guān)于時(shí)序設(shè)置參數(shù)逐一解釋，以求能讓大家在內(nèi)存參數(shù)設(shè)置中能有清晰的思路，提高電腦系統(tǒng)的性能。

　　涉及到的參數(shù)分別為： CPC : Command Per Clock tCL : CAS Latency Control tRCD : RAS to CAS Delay tRAS : Min RAS Active Timing tRP : Row Precharge Timing tRC : Row Cycle Time tRFC : Row Refresh Cycle Time tRRD : Row to Row Delay(RAS to RAS delay) tWR : Write Recovery Time ……及其他參數(shù)的設(shè)置 CPC : Command Per Clock

　　可選的設(shè)置：Auto，Enable(1T)，Disable(2T)。

　　Command Per Clock(CPC：指令比率，也有翻譯為：首命令延遲)，一般還被描述為DRAM Command Rate、CMD Rate等。由于目前的DDR內(nèi)存的尋址，先要進(jìn)行P-Bank的選擇(通過(guò)DIMM上CS片選信號(hào)進(jìn)行)，然后才是L-Bank/行激活與列地址的選 擇。這個(gè)參數(shù)的含義就是指在P-Bank選擇完之后多少時(shí)間可以發(fā)出具體的尋址的L-Bank/行激活命令，單位是時(shí)鐘周期。

　　顯然，CPC越短越好。但當(dāng)隨著主板上內(nèi)存模組的增多，控制芯片組的負(fù)載也隨之增加，過(guò)短的命令間隔可能會(huì)影響穩(wěn)定性。因此當(dāng)你的內(nèi)存插得很多而出現(xiàn)不太穩(wěn)定的時(shí)間，才需要將此參數(shù)調(diào)長(zhǎng)。目前的大部分主板都會(huì)自動(dòng)設(shè)置這個(gè)參數(shù)。

　　該參數(shù)的默認(rèn)值為Disable(2T)，如果玩家的內(nèi)存質(zhì)量很好，則可以將其設(shè)置為Enable(1T)。tCL : CAS Latency Control(tCL)

　　可選的設(shè)置：Auto，1，1.5，2，2.5，3，3.5，4，4.5。

　　一般我們?cè)诓殚唭?nèi)存的時(shí)序參數(shù)時(shí)，如“3-4-4-8”這一類的數(shù)字序列，上述數(shù)字序列分別對(duì)應(yīng)的參數(shù)是“CL-tRCD-tRP-tRAS”。這個(gè)3就是第1個(gè)參數(shù)，即CL參數(shù)。

　　CAS Latency Control(也被描述為tCL、CL、CAS Latency Time、CAS Timing Delay)，CAS latency是“內(nèi)存讀寫操作前列地址控制器的潛伏時(shí)間”。CAS控制從接受一個(gè)指令到執(zhí)行指令之間的時(shí)間。因?yàn)镃AS主要控制十六進(jìn)制的地址，或者說(shuō) 是內(nèi)存矩陣中的列地址，所以它是最為重要的參數(shù)，在穩(wěn)定的前提下應(yīng)該盡可能設(shè)低。

　　內(nèi)存是根據(jù)行和列尋址的，當(dāng)請(qǐng)求觸發(fā)后，最初是tRAS(Activeto Precharge Delay)，預(yù)充電后，內(nèi)存才真正開(kāi)始初始化RAS。一旦tRAS激活后，RAS(Row Address Strobe )開(kāi)始進(jìn)行需要數(shù)據(jù)的尋址。首先是行地址，然后初始化tRCD，周期結(jié)束，接著通過(guò)CAS訪問(wèn)所需數(shù)據(jù)的精確十六進(jìn)制地址。期間從CAS開(kāi)始到CAS結(jié)束 就是CAS延遲。所以CAS是找到數(shù)據(jù)的最后一個(gè)步驟，也是內(nèi)存參數(shù)中最重要的。

　　這個(gè)參數(shù)控制內(nèi)存接收到一條數(shù)據(jù)讀取指令后要等待多少個(gè)時(shí)鐘周期才實(shí)際執(zhí)行該指令。同時(shí)該參數(shù)也決定了在一次內(nèi)存突發(fā)傳送過(guò)程中完成第一部分傳 送所需要的時(shí)鐘周期數(shù)。這個(gè)參數(shù)越小，則內(nèi)存的速度越快。必須注意部分內(nèi)存不能運(yùn)行在較低的延遲，可能會(huì)丟失數(shù)據(jù)，因此在提醒大家把CAS延遲設(shè)為2或 2.5的同時(shí)，如果不穩(wěn)定就只有進(jìn)一步提高它了。而且提高延遲能使內(nèi)存運(yùn)行在更高的頻率，所以需要對(duì)內(nèi)存超頻時(shí)，應(yīng)該試著提高CAS延遲。

　　該參數(shù)對(duì)內(nèi)存性能的影響最大，在保證系統(tǒng)穩(wěn)定性的前提下，CAS值越低，則會(huì)導(dǎo)致更快的內(nèi)存讀寫操作。CL值為2為會(huì)獲得最佳的性能，而CL值 為3可以提高系統(tǒng)的穩(wěn)定性。注意，WinbondBH-5/6芯片可能無(wú)法設(shè)為3。tRCD : RAS to CAS Delay

　　可選的設(shè)置：Auto，0，1，2，3，4，5，6，7。

　　該值就是“3-4-4-8”內(nèi)存時(shí)序參數(shù)中的第2個(gè)參數(shù)，即第1個(gè)4。RAS to CAS Delay(也被描述為：tRCD、RAS to CAS Delay、Active to CMD)，表示"行尋址到列尋址延遲時(shí)間"，數(shù)值越小，性能越好。對(duì)內(nèi)存進(jìn)行讀、寫或刷新操作時(shí)，需要在這兩種脈沖信號(hào)之間插入延遲時(shí)鐘周期。在 JEDEC規(guī)范中，它是排在第二的參數(shù)，降低此延時(shí)，可以提高系統(tǒng)性能。建議該值設(shè)置為3或2，但如果該值設(shè)置太低，同樣會(huì)導(dǎo)致系統(tǒng)不穩(wěn)定。該值為4時(shí)， 系統(tǒng)將處于最穩(wěn)定的狀態(tài)，而該值為5，則太保守。

　　如果你的內(nèi)存的超頻性能不佳，則可將此值設(shè)為內(nèi)存的默認(rèn)值或嘗試提高tRCD值。